WatchStor.com — 领先的中文存储网络媒体 | 51CTO旗下网站

新闻资讯 > 全闪存阵列 > 正文
二代出神作?西部数据计划将3D NAND容量翻倍
作者: 佚名 2017-02-08 19:32 【ZD至顶网】

西部数据公司已经开始在其位于日本四日市的东芝合作代工厂内试生产容量达512 Gbit的64层3D NAND芯片。这款芯片采用三层单元(简称TLC)闪存设计,即每个单元能够存储3 bit数据。

从此次试点生产到大规模制造至少需要六个月时间,因此预计正式产品最早也要到2017年下半年才能与用户见面。与此同时,美光公司则在着力打造其64层3D NAND芯片:其表示能够在59平方毫米面积内提供256 Gbit容量,这意味着其成为目前行业中尺寸最小的64层3D NAND芯片。美光公司宣称其晶片的存储密度可达“每平方毫米4.3 Gb(较其它竞争对手的64层3D NAND高出25%)”。

这一消息绝对似曾相识:早在2016年7月,西部数据公司就宣称其将利用自家BiCS3技术进行64层3D NAND产品的实验性制造,而如今时间已经推移至2017年——二者间到底有何区别?

2016年公布的芯片为256 Gbit容量,仅为此次公布方案的一半。去年,西部数据方面表示其将实现3D NAND芯片容量翻倍,如今其终于践行了承诺。西部数据的早期BiCS2 3D NAND芯片为48层设计,且256 Gbit容量需要占用105平方毫米表面积; 由48层转向64层看起来应该能够有效提升存储容量。但实际情况并非如此,奇怪的是我们猜测第一代64层芯片采用了较大的单元尺寸,因此存储容量仍然保持在256 Gbit水平。

2016年7月,我们曾报道称BiCS3产品很有可能于2017年上半年实现商用量产。现在看来这一进程似乎需要延迟半年,同时西部数据也对其BiCS 64层技术的容量进行了翻倍。

西部数据公司存储器技术执行副总裁Siva Sivaram博士表示:“这对于我们快速扩展的3D NAND技术组合而言意义重大。其标志着我们能够进一步满足数据规模快速提升所带来的容量需求,且具体用例涵盖零售、移动与数据中心应用等客户群体。”

由尼古拉斯公司总经理Aaron Rakers发布以下图表显示了各家供应商所提供的闪存晶片存储密度:

从表面上看,美光公司目前尚处于劣势——除非其体形较小的芯片意味着客户能够将更多单元接入闪存驱动器,从而同竞争对手尺寸更大的512 Gbit芯片实现容量对等。但这种可能性似乎很低。

另外,SK海力士正努力打造72层方案。另外,去年7月三星公司表示其将抢在西部数据与东芝之前生产64层3D NAND芯片。其48层芯片拥有256 Gbit容量,我们预计其64层方案应该能够拥有512 Gbit容量,但Rakers的图表并未体现出这一点。

在我们看来:如果西部数据与东芝双方能够生产512 Gbit TLC芯片,那么是否意味着其能够利用QLC(即四层单元)技术打造682 Gbit芯片?西部数据的工作人员于今天早8:30在旧金山万豪酒店召开的2017年IEEE国际固态电路大会上展示了一项“立足64字线层BiCS技术实现的512 Gb三层单元闪存存储器”技术。


标签:全闪存阵列 

LecVideo
论坛与活动