WatchStor.com — 领先的中文存储网络媒体 | 51CTO旗下网站

新闻资讯 > PCIe闪存 > 正文
闪存设计:从平面向立体的飞跃(1)
作者: 佚名 2014-12-30 13:48 【ZDNet编译】

很长一段时间以来,NAND一直龟缩在自己二维平面的生存空间当中、并将发展的希望寄托于存储单元尺寸的持续缩小,但从技术层面来看、这样的前进道路已经无法为继。

为了进一步提高闪存芯片的存储容量,惟一可行的方案在于脱离平面束缚、利用三维空间将2D闪存层堆叠并构建出多层芯片结构。

之所以会在技术发展道路上出现死胡同,是因为客户市场要求闪存技术在保持原有芯片尺寸的前提下根据实际负载实现存储容量提升,这就导致了“进一步、退两步”恶性循环的出现。

这种需求真实存在。应用程序工作集大小、需要保留在内存当中的数据以及SAP等利用内存内数据处理机制实现数据库访问速度提升的应用程序——也就是SAP HANA——不断增加,这一切都让市场对于闪存容量的渴求变得愈发迫切。

利用全DRAM构建内存内系统将带来极为高昂的构建成本。而将内存与闪存加以混合则能够在略微牺牲数据访问速度的前提下大幅降低使用成本,这种高性价比解决方案将随着闪存芯片密度的持续提升与每GB成本的不断下降而变得更受欢迎。

除此之外,大数据分析体系要求计算节点集群以并行方式运作、从而成功处理掉PB级别的庞大数据集。利用大量闪存资源来存储这些数据能够给整个数据分析流程带来远超传统磁盘的速度表现。

这两类用例乃至其它场景预计将继续推动客户对于高密度闪存产品的需求,但闪存存储单元尺寸缩减方案却无法跟上如此迅猛的发展节奏。


【内容导航】
 第 1 页:闪存设计:从平面向立体的飞跃  第 2 页:尺寸缩小已经无以为继
 第 3 页:NAND家族的三级式结构  第 4 页:Samsung及其V-NAND技术
 第 5 页:SanDisk与东芝  第 6 页:英特尔与美光

标签:内容管理 PCIe闪存 

了不起的IT经理
LecVideo
论坛与活动